5月25日，在电气电子工程师学会（IEEE）举办的国际电路系统研讨会ISCAS 2026上，华为何庭波发表题为“半导体新路径探索与实践”的主旨演讲，发表了指导半导体产业发展的新原则——韬(τ)定律，旨在破解摩尔定律面临的物理和经济困局。

韬(τ)定律提出以“时间 (τ) 缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则——通过逻辑折叠(LogicFolding)等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。

她提到，在过去六年的实践中，基于韬(τ)定律，华为已成功设计并量产了381款芯片，广泛覆盖了千行百业的需求。其中，将于2026年秋季面世的麒麟芯片，率先采用了逻辑折叠技术，性能大幅提升。预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

“麒麟2026”手机芯片是逻辑折叠技术的首次成功实施。它基于全新的自由逻辑设计理念，由单层扩展至了双层，并实现晶体管密度等指标的大幅提升。“我们取得了一系列仅靠先进制程工艺难以取得的进步。”何庭波说，诸如此类的大量创新，会逐步落地到2027年及之后的量产芯片中。

“未来十年，我们会持续走向全面折叠，甚至走向更多层的折叠，持续优化从器件、电路，到芯片和系统的全栈性能。”何庭波说，2026到2035年，随着大量探索性的技术逐步产品化，晶体管的密度将持续提升，工作频率将持续增长，将持续推出性能卓越的手机芯片。

“我们的解决方案走得通，走得远。我们新芯片的性能完全可以持续对标另外一条路径。”